
 圖16-10所示是整個(gè)LVDS傳輸系統(tǒng)的測(cè)試平臺(tái)構(gòu)成。完整的測(cè)試整個(gè)傳輸系統(tǒng)各個(gè)部分電路需要帶FPGA動(dòng)態(tài)探頭的邏輯分析儀,測(cè)試信號(hào)質(zhì)量的實(shí)時(shí)示波器,測(cè)試互連性能的網(wǎng)絡(luò)分析儀和物理層測(cè)試系統(tǒng),測(cè)試誤碼率的并行誤碼儀。圖16-10L (共 126 字) [閱讀本文] >>
海量資源,盡在掌握

 圖16-10所示是整個(gè)LVDS傳輸系統(tǒng)的測(cè)試平臺(tái)構(gòu)成。完整的測(cè)試整個(gè)傳輸系統(tǒng)各個(gè)部分電路需要帶FPGA動(dòng)態(tài)探頭的邏輯分析儀,測(cè)試信號(hào)質(zhì)量的實(shí)時(shí)示波器,測(cè)試互連性能的網(wǎng)絡(luò)分析儀和物理層測(cè)試系統(tǒng),測(cè)試誤碼率的并行誤碼儀。圖16-10L (共 126 字) [閱讀本文] >>
開(kāi)通會(huì)員,享受整站包年服務(wù)
說(shuō)明: 本文檔由創(chuàng)作者上傳發(fā)布,版權(quán)歸屬創(chuàng)作者。若內(nèi)容存在侵權(quán),請(qǐng)點(diǎn)擊申訴舉報(bào)