CMOS高性能EEG讀出系統(tǒng)中模擬前端設(shè)計

摘要： 基于180 nm CMOS工藝設(shè)計了一款EEG模擬前端讀出電路。儀表放大器采用交流耦合-電容反饋式拓?fù)浣Y(jié)構(gòu)，增加直流伺服回路、紋波抑制回路和全局?jǐn)夭ㄕ{(diào)制功能，除提供高通特性外，還實(shí)現(xiàn)了40 dB增益；低通濾波器基于開關(guān)電容結(jié)構(gòu)實(shí)現(xiàn)精確低通角以減少高頻干擾，結(jié)合相關(guān)雙采樣技術(shù)消除失調(diào)電壓；可編程增益放大器利用翻轉(zhuǎn)電容原理改善低頻響應(yīng)，并采用改進(jìn)型AB類輸出級驅(qū)動異步時序SAR-A... （共10頁）