面向昇騰處理器的高性能同步原語自動插入方法

摘要： 指令級并行（instruction level parallism,ILP）是處理器體系結(jié)構(gòu)研究的經(jīng)典難題.以昇騰為代表的領(lǐng)域定制架構(gòu)將更多的流水線細(xì)節(jié)暴露給上層軟件，由編譯器/程序員顯式控制流水線之間的同步來優(yōu)化ILP，但是流水線之間的物理同步資源是有限的，限制了ILP的提升.針對這一問題，提出一種面向昇騰處理器的高性能同步原語自動插入方法，通過引入“虛擬同步資源”的抽象將同... （共17頁）