一種同步流水線SRAM讀寫控制模型

摘要： 設(shè)計了一種同步流水線靜態(tài)隨機存儲器讀寫控制系統(tǒng)的行為級模型。分析了存儲器芯片的控制信號和工作時序要求，利用Verilog硬件描述語言對存儲器芯片的讀寫系統(tǒng)進行了行為級建模。系統(tǒng)包括主機、總控制器和存儲器三部分，其中總控制器又包括信號源發(fā)生器和數(shù)據(jù)收發(fā)控制器兩個子模塊。利用Modelsim軟件對系統(tǒng)行為級模型進行了仿真驗證，結(jié)果表明系統(tǒng)控制模型在非猝發(fā)(常規(guī))、線性猝發(fā)、交織猝發(fā)... （共7頁）