當(dāng)前位置：首頁 > 科技文檔 > 硬件 > 正文

基于共享總線結(jié)構(gòu)的存儲器內(nèi)建自測試電路

半導(dǎo)體技術(shù) 頁數(shù)： 7 2023-12-08
摘要： 隨著片上系統(tǒng)處理的數(shù)據(jù)增多，數(shù)據(jù)存儲器測試邏輯相應(yīng)增加，在保證測試功能的同時減小測試電路面積是當(dāng)下急需解決的問題?；诠蚕砜偩€結(jié)構(gòu)的存儲器內(nèi)建自測試(MBIST)電路，通過將多個存儲器引腳信號進(jìn)行復(fù)用的方式，對存儲器進(jìn)行層次化設(shè)計，將物理存儲器拼接組成邏輯存儲器模塊，再整合多個邏輯存儲器成為一個大的存儲器集模塊，MBIST控制器針對存儲器集進(jìn)行MBIST,從而減少測試邏輯數(shù)量以... （共7頁）

開通會員，享受整站包年服務(wù)立即開通 >