RISC-V AES擴(kuò)展指令的硅前評(píng)估與安全增強(qiáng)

摘要： 針對(duì)密碼算法加速的指令集架構(gòu)擴(kuò)展可能為處理器引入側(cè)信道泄露的風(fēng)險(xiǎn)，提出了一種硅前階段側(cè)信道安全評(píng)估方法，能準(zhǔn)確定位處理器運(yùn)行過(guò)程中存在側(cè)信道泄露風(fēng)險(xiǎn)的時(shí)刻與微架構(gòu)組件.基于一款32 bit順序精簡(jiǎn)指令集計(jì)算機(jī)(RISC-V)處理器架構(gòu)，實(shí)現(xiàn)了兩種代表性的高級(jí)加密標(biāo)準(zhǔn)(AES)擴(kuò)展指令與擴(kuò)展硬件電路，而后應(yīng)用所提出的評(píng)估方法對(duì)其開(kāi)展側(cè)信道安全評(píng)估.基于評(píng)估結(jié)果提出了擴(kuò)展端口動(dòng)態(tài)掩... （共7頁(yè)）