基于FPGA的萬兆以太網(wǎng)UDP＿IP硬件協(xié)議棧設(shè)計(jì)與實(shí)現(xiàn)
計(jì)算機(jī)應(yīng)用研究
頁數(shù)： 4 2022-03-18
摘要： 針對(duì)傳統(tǒng)基于軟件的協(xié)議棧無法滿足高速數(shù)據(jù)傳輸處理需求的問題,提出了一種基于硬件加速的UDP協(xié)議棧設(shè)計(jì)方案,該方案基于硬件高效并行的特點(diǎn),實(shí)現(xiàn)了UDP/IP協(xié)議棧,滿足了萬兆以太網(wǎng)數(shù)據(jù)高帶寬傳輸?shù)男枨?。通過實(shí)際測(cè)試表明,該設(shè)計(jì)最高可以達(dá)到9.32 Gbps傳輸速率,滿足10 Gbps帶寬下線速處理的需求,與傳統(tǒng)軟件實(shí)現(xiàn)相比,處理能力更接近理論極限。 （共4頁）
APP 