當前位置:首頁 > 科技文檔 > 硬件 > 正文

面向RISC-V處理器的高速浮點單元設計

電子器件 頁數(shù): 7 2022-12-20
摘要: 浮點單元是高性能處理器的速度瓶頸之一,基于廣泛應用的開源RISC-V浮點單元原型,設計了一種面向RISC-V處理器的高速浮點單元。對該原型中時序最差的浮點融合乘加、整數(shù)轉浮點、除法開方子模塊分別進行靜態(tài)時序分析,并定位其中需要優(yōu)化的關鍵模塊。針對該浮點單元原型中存在的問題,提出基于算法優(yōu)化和流水線優(yōu)化的設計思路,設計基4 Booth-Wallace乘法模塊替代原有多位寬乘法模塊... (共7頁)

開通會員,享受整站包年服務立即開通 >